Après plusieurs simulations et essais, il me semble que la première configuration de feedback avec l’amplificateur opérationnel est finalement la plus cohérente entre les deux, notamment au regard de la réponse en fréquence et du comportement en phase.
Avec cette solution, j’obtiens une bande passante plus maîtrisée et une rotation de phase plus correcte, ce qui rend la boucle de contre-réaction meilleure.
Par curiosité, j’ai essayé de reproduire le même principe en remplaçant l’AOP par un triode (12AT7). Le résultat n’est pas mauvais du tout, et subjectivement comme en simulation, le comportement est intéressant. Cependant, pour obtenir une stabilité correcte de la boucle, j’ai dû réduire le gain de l’étage en utilisant un montage de type “split-load”. Sans cela la boucle avait tendance à devenir critique. En PJ la response de l'amplificateur et de la CorrDiff.
Code:
Harmonic Frequency Fourier Normalized Phase Normalized
Number [Hz] Component Component [degree] Phase [deg]
1 1.000e+03 3.535e+00 1.000e+00 90.44° 0.00°
2 2.000e+03 1.196e-05 3.384e-06 150.39° 59.95°
3 3.000e+03 2.873e-05 8.127e-06 84.22° -6.22°
4 4.000e+03 1.444e-06 4.084e-07 89.50° -0.94°
5 5.000e+03 1.121e-06 3.170e-07 90.22° -0.22°
6 6.000e+03 9.607e-07 2.717e-07 89.84° -0.60°
7 7.000e+03 8.301e-07 2.348e-07 89.76° -0.68°
8 8.000e+03 7.270e-07 2.056e-07 90.09° -0.35°
9 9.000e+03 6.468e-07 1.830e-07 89.78° -0.66°
Partial Harmonic Distortion: 0.000883%
Total Harmonic Distortion: 0.000263%
D’où ma question : est-ce que cela vous semble normal ?
Ai-je mal dimensionné quelque chose, ou est-ce simplement la conséquence logique d’un gain trop élevé dans la boucle ?
Je me demande notamment si le problème initial ne vient pas du gain trop important de l’étage FET.
En d’autres termes : est-ce que je compense un excès de gain en amont en forçant une réduction de gain via le split-load pour retrouver de la stabilité ?